

PAT-NO: JP403078247A
DOCUMENT-IDENTIFIER: JP 03078247 A
TITLE: SEMICONDUCTOR CHIP HEAT RADIATION MOUNTING
STRUCTURE
PUBN-DATE: April 3, 1991

INVENTOR-INFORMATION:
NAME
UTSUNOMIYA, JIRO

ASSIGNEE-INFORMATION:
NAME COUNTRY
OKI ELECTRIC IND CO LTD N/A

APPL-NO: JP01214144
APPL-DATE: August 22, 1989

INT-CL (IPC): H01L023/40
US-CL-CURRENT: 257/713

ABSTRACT:

PURPOSE: To provide satisfactory heat radiation action by mounting a semiconductor chip in the state where the semiconductor chip is contained in a through-hole in a heat conductive resin in a gap between the semiconductor chip and a heat sink.

CONSTITUTION: A semiconductor chip 1 is subjected at the end 3a of a lead 3 to inner lead bonding, and then at the end 3b to outer lead bonding to a wiring board 2. A through-hole 6 previously formed through a semiconductor chip mounting part of the board 2 by blanking and so on is set to a size to keep a gap (d) with respect to the chip 1 when the chip 1 is contained in

the
through-hole 6. Further, there is existent a minimum gap (e) due to
thickness
variations of the board 2 and the chip 1 and thickness variations of
an
adhesive layer 5, and to lower thermal resistance heat conductive
resin 7 is
filled in the gap between the chip 1 and a heat sink 4.

COPYRIGHT: (C)1991,JPO&Japio

⑫ 公開特許公報(A) 平3-78247

⑤ Int. Cl.⁵
H 01 L 23/40識別記号 庁内整理番号
F 7220-5F

⑬ 公開 平成3年(1991)4月3日

審査請求 未請求 請求項の数 1 (全3頁)

⑭ 発明の名称 半導体チップ放熱実装構造

⑯ 特 願 平1-214144

⑰ 出 願 平1(1989)8月22日

⑱ 発 明 者 宇 都 宮 次 郎 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内
⑲ 出 願 人 沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号
⑳ 代 理 人 弁理士 金 倉 喬 二

明 細 書

1. 発明の名称

半導体チップ放熱実装構造

2. 特許請求の範囲

1. 半導体チップを実装する配線基板にヒートシンクを接着固定して半導体チップの放熱を行う半導体チップ放熱実装構造において、

前記配線基板の半導体チップ実装部を貫通穴とし、

該貫通穴に半導体チップを収容し、

該半導体チップとヒートシンクの間隙に熱伝導性樹脂を充填したことを特徴とする半導体チップ放熱実装構造。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、高電力のTAB (=Tape Automated Bonding) 実装構造の半導体チップ放熱実装構造に関する。

〔従来の技術〕

この種の半導体チップ放熱実装構造の従来技術

としては、特公昭62-5341号に開示される技術がある。

第3図は上記従来例を示す断面図であり、図において、1はTAB実装構造の半導体チップ、2は配線基板であり、前記半導体チップ1はリード3の端部3aにてインナーリードボンディングされた後、配線基板2にリード3の端部3bにてアウトーリードボンディングされる。

通常、前記配線基板2はアルミナセラミック等の熱伝導性を考慮した材料が使用される。

4は配線基板2に接着層5を介して接着固定されたヒートシンクである。

以上の構成により、半導体チップ1の熱は、配線基板2を介してヒートシンク4に伝わり、放熱フィン等で放熱されていた。

〔発明が解決しようとする課題〕

しかしながら、上述した構成の従来技術によれば、ヒートシンクと半導体チップ間に配線基板及び接着層が介在しているため、放熱に際し配線基板の熱抵抗が大きく係わってきて、良好な放熱作

用が得られないという問題があった。

すなわち、熱抵抗を R とすると、

$$R = \frac{l}{\lambda A} \quad \dots (1)$$

l … 板厚

λ … 熱伝導率

A … 面積

の関係があり、通常のアルミナセラムミック基板では、 λ は銅アルミニウム等ヒートシンク材の $1/10 \sim 1/20$ の値であり、又板厚 l も接着層などと比べかなり厚いため、 R が大きい値となる。

本発明は、以上の問題点に鑑み、放熱に際する熱抵抗を最小限度まで小さくする構成を得て、良好な放熱作用を有する半導体チップ放熱実装構造を提供することを目的とする。

(課題を解決するための手段)

熱伝導性樹脂を充填するので、この間隙の熱抵抗を最小限にすることができる。

(実施例)

以下図面に従って実施例を説明する。

第1図は本発明の第1の実施例を示す断面図である。

図において、1はTAB実装構造の半導体チップ、2は配線基板であり、前記半導体チップ1はリード3の端部3aにてインナーリードボンディングされた後、配線基板2にリード3の端部3bにてアウターリードボンディングされる。

4は配線基板2に接着層5を介して接着固定されたヒートシンクである。

6は該配線基板2の半導体チップ実装部に予め打ち抜き加工等により形成した貫通穴であり、該貫通穴6は半導体チップ1を収容したときに半導体チップ1に対し空隙dを保つ大きさに設定してある。

また、配線基板2の板厚のばらつき、半導体チップ1の板厚のばらつき及び接着層5の厚さのば

上記目的を達成するため、本発明は、半導体チップとヒートシンクを最大限に近づけるとともに、両者の間隙を最小限にする。

すなわち、半導体チップを実装する配線基板にヒートシンクを接着固定して半導体チップの放熱を行う半導体チップ放熱実装構造において、前記配線基板の半導体チップ実装部を貫通穴とし、該貫通穴に半導体チップを収容し、該半導体チップとヒートシンクの間隙に熱伝導性樹脂を充填したことを特徴とする。

(作用)

以上の構成により、本発明は、配線基板の貫通穴に半導体チップを収容した状態で半導体チップを実装するので、ヒートシンクと半導体チップの距離は最短となる。

このとき、配線基板の板厚のばらつき、半導体チップの板厚のばらつき及び接着材の厚さのばらつきから、半導体チップとヒートシンクの間隙が発生する。

しかし、半導体チップとヒートシンクの間隙に

らつきから、最小をねらっても 0.1mm 程度の間隙 e が必要である。

このため、この間隙 e の熱抵抗を下げるため、半導体チップ1とヒートシンク4の間隙に熱伝導性樹脂7を充填する。

熱伝導性樹脂7としては、非流動性グリース状のものか、流動性のシリコン樹脂などを注入後硬化されるものでもどちらでも良いが、熱伝導率の高い材料、すなわち $2 \times 10^{-3} \text{ cal/cm} \cdot \text{sec} \cdot ^\circ\text{C}$ 程度以上で、且つ温度変化による熱膨張の差を吸収できる様にある程度の弾性又は塑性を有するものが適している。

第2図は本発明の第2の実施例を示す断面図である。

第2の実施例においては半導体チップ1とヒートシンク4の間に注入する熱伝導性樹脂7で半導体チップ1を封止する。

このようにすることで、熱伝導性樹脂7に半導体チップ1のボンディング部分のコーティングを兼ねさせて、製造時の工数を低減することができ

る。

〔発明の効果〕

以上詳細に説明した如く、本発明によれば、半導体チップを実装する配線基板にヒートシンクを接着固定して半導体チップの放熱を行う半導体チップ放熱実装構造において、前記配線基板の半導体チップ実装部を貫通穴とし、該貫通穴に半導体チップを収容し、該半導体チップとヒートシンクの間隙に熱伝導性樹脂を充填したので、半導体チップとヒートシンクを最大限に近づけるとともに、両者の間隙を最小限にすることができる。

これにより、放熱に際する熱抵抗を最小限度まで小さくすることが可能となり、良好な放熱作用を有する半導体チップ放熱実装構造を提供するという効果がある。

4. 図面の簡単な説明

第1図は本発明の第1の実施例を示す断面図、第2図は本発明の第2の実施例を示す断面図、第3図は従来例を示す断面図である。

1…半導体チップ

2…配線基板

3…リード

4…ヒートシンク


5…接着層

6…貫通穴

7…熱伝導性樹脂


特許出願人 沖電気工業株式会社
代理人 弁理士 金倉 喬 二

1…半導体チップ
2…配線基板
3…リード
4…ヒートシンク
5…接着層
6…貫通穴
7…熱伝導性樹脂



第1実施例の断面図

第 1 図



第2実施例の断面図

第 2 図




図 3
従来例の断面図